解决信号第12部分：使用Delta-Sigma ADC降低功率供应噪声的影响

在解决信号的第12部分中，我们使用ADS127L01评估模块来研究一个功率供应噪声设计示例。从该示例中，我们提供最佳实践，以保持低功率供应噪声和调试技巧，以确保系统的整体噪声性能。

本文由瑞安·安德鲁斯（Ryan Andrews），用于德州仪器的精确模数转换器的应用工程师。

在我们系列的第11部分，我们讨论了电源供应噪声主题，包括导致嘈杂电源的原因以及它如何影响您的模数转换器（ADC）。我们还引入了供电拒绝（PSR），以表征电源在拒绝噪声方面的有效性。最后，我们简要分析了功率供应噪声对不同ADC供应的影响。

在本文中，我们将使用ADS127L01评估模块（EVM）的设计示例继续进行功率供应噪声讨论。此示例将有助于说明在尝试增加系统PSR时最关键的供应。最后，我们将讨论最佳实践，以保持低功率供应噪声和调试技巧，以改善系统的整体噪声性能。

AVDD，DVDD或LVDD：哪个最重要？

在第11部分中，我们查看了Texas Instruments（TI）使用的每种电源的PSR比率（PSRR）ADS127L01（在图1中再次显示）。像大多数ADC一样，ADS127L01同时使用模拟和数字供应（分别为AVDD和DVDD）。我们选择了该设备进行讨论，因为它还需要第三个供应，称为低压辍学供应（LVDD）。LVDD直接为ADS127L01中的Delta-Sigma调制器提供动力。LVDD电源可以从内部低抛盘监管器（LDO）（连接到AVDD）或外部LVDD供应源提供。正如您在本文稍后会看到的那样，外部驾驶LVDD具有嘈杂的供应对ADC噪声性能的影响最大。

图1。t_一个= 25°C，AVDD = 3.3V，VREF = 2.5V，HR模式，Intldo = 1

从图1中，您可以看到LVDD最容易耦合到ADC输出中，因为它具有三个耗材中最低的PSRR。LVDD对噪声最敏感，因为它直接为Delta-Sigma调制器提供动力，从而直接控制模拟输入到数字输出转换过程。相比之下，AVDD为其余的模拟电路提供动力，包括产生主要偏置电流，但这对转换结果的直接影响较小。DVDD为ADC的数字核心提供动力，对转换结果的影响最小，因为调制器输出到达数字删除过滤器时已经以二进制形式为二进制。对于需要多个耗材的设备，请确定最直接为Delta-Sigma调制器提供动力的设备，该电源通常是AVDD。

为了说明在现实世界中用嘈杂的供应驱动调节器的效果，我们进行了ADC输入短噪声测量在ADS127L01评估模块在这四个条件下EVM：

• 在AVDD，LVDD和DVDD（无纹波）上进行清洁用品。
• AVDD = 3 V + 1-KHz，100-MVP纹波，清洁LVDD和DVDD。
• lvdd = 1.825 V + 1-kHz，100-mvp波纹，清洁AVDD和DVDD。
• DVDD = 1.8 V + 1-KHz，100-MVP纹波，清洁AVDD和LVDD。

在每种情况下，我们将ADC输入缩短了，将它们偏向中间供应（1.5 V），并计算了相对于ADC全尺度的最大可实现的信噪比。我们将此结果称为ADC的动态范围。表1ADS127L01数据表（PDF）列出了ADC的每个操作和数据速率模式的典型噪声性能。该测试是在非常低的功率模式下使用宽带2数字滤波器的4 MHz时钟输入进行的，其过采样比= 256。从表1中，我们预计在这些设置下，大约有114 dB的动态范围。

如预期的那样，EVM在使用所有三个ADC供应引脚的清洁电压供应时表现最好。图2显示了在这些条件下的噪声直方图（左）和快速傅立叶变换（FFT）（右），导致动态范围为113.56 dB，非常接近数据表格规格。

图2。噪声直方图（左）和FFT（右），用于AVDD，LVDD上的清洁供应和DVDD

然后，我们在3-V AVDD电源的顶部添加了1 kHz，100-MVP的正弦波。这种正弦波模拟功率供应噪声，并使用具有与名义AVDD电源电压（3 V）的DC偏移的信号发生器应用于ADC。在这种情况下，ADS127L01上的内部LDO仍然能够拒绝大多数此噪声，并将标称性能保持在113.33 dB，如图3所示。-127 dB。这应该与原始输入信号水平相对于全尺度（2.5-V ADC参考电压的-28 dB）相关，减去AVDD PSRR，或约100 dB。

图3。噪声直方图（左）和FFT（右），用于LVDD上的清洁供应DVDD，avdd上的涟漪

在下一个测试中，我们恢复使用EVM上的默认AVDD电源，并使用信号发生器提供LVDD电源。在此测试中，我们输入了一个1-kHz，100-MVP正弦波纹波，以1.825-V DC偏移为中心，并绕过内部LDO。结果，LVDD电源噪声导致噪声性能显着降解（105.52 dB），如图4所示。此外，与图3中的右手图像相比，1-kHz的音调在该图中更为明显。频谱（-106 dB）。

图4。噪声直方图（左）和FFT（右）用于AVDD和DVDD上的清洁供应，LVDD上的波纹

在上次测试中，我们将AVDD和LVDD恢复回到默认的清洁EVM供应，并将正弦波应用于DVDD。在这种情况下，将1-kHz，100-MVP正弦波纹波以1.8-V DC偏移为中心。有趣的是，与LVDD实验（111.14 dB）相比，图4显示的动态范围降解较少，尽管在结果的FFT中可以看到1-kHz涟漪的更多谐波。

图5。噪声直方图（左）和FFT（右）用于AVDD和LVDD上的清洁供应，DVDD

最终，这些实验证实了图1中的结果，同时重申某些供应（尤其是为Delta-Sigma调制器提供的供应）比其他供应噪声更容易受到供电噪声的影响，并且可能需要特殊护理以维持高PSR。

改进PSR

为此，让我们考虑几种方法，使用三种不同的技术从最关键开始：布局。

优化您的布局

布局优化是迄今为止可以用来改善PSRR并保持系统性能的最重要技术。当我们花了大量时间讨论DC/DC开关调节器噪声耦合到您的耗材上时，您可以采取的一种特定的布局优化动作是通过将切换调节器放在敏感的类似程序中来隔离此噪声。切换调节器非常适合其效率，但是它们可以在夫妇中注入大量瞬态，这些瞬变将夫妇（包括ADC本身）注入周围的电路中。如果电源条件电路与数字组件在印刷电路板（PCB）的同一侧，则嘈杂的返回电流都不应不得不流经更敏感的类比电路。

但是，某些PCB可能受其大小或形状的限制，因此这些类型的布局技术是不可行的。例如，图6显示了PCB的规模，而Ti的一个则显示了四分之一温度发射器参考设计。在如此有限的空间中，优化布局可能是一个挑战。

图6。温度发射机PCB与四分之一（TIDA-00095）相比

在这些情况下 - 以及所有PCB布局，请确保您始终使用适当的电源解耦。分离电容器有两个主要分类：散装和本地。散装解耦电容器通常直接放置在电源源的输出上。这些电容器有助于过滤电源输出，并随着负载电流波动而保持电压稳定。此外，大多数活性组件将需要至少一个直接的局部解耦电容器，直接在每个主电源引脚旁边。

与散装电容器相比，局部电容器通常小的数量级，用于在滤除高频噪声的同时提供设备的瞬时电流需求。如果建议给定的电源引脚使用多个非耦合电容器（例如，与1 µF并行0.01 µF）放置最接近电源引脚的较小电容器。

此外，在第11部分中，我们讨论了某些活动组件（例如时钟）可以将大型瞬变引入电源。您可以使用其他去耦组件（例如串联铁氧体珠）来抑制这种噪音。

图7显示了ADS127L01 EVM示意图的一部分，其中包含ADC和Clock Fanout缓冲区供应的一些额外的解耦组件。必须将此风扇缓冲区引用到与ADS127L01数字核心（DVDD）相同的数字输入/输出级别，这可能允许切换瞬变到该电源上。为了维持系统性能，EVM使用电容器和铁氧体将DVDD从扇形缓冲区输出供应（VDDO）中解脱出来。

图7。ADC数字供应（DVDD）和时钟缓冲区输出供应（VDDO）的解耦组件（电容器和铁氧体）上的ADS127L01EVM示意图

巧合的是，我们之前讨论了ADS127L01 EVM的时钟扇形缓冲区及其一般的时钟电路 - 在第10部分中。在该文章中，我们展示了EVM的时钟电路，并突出了蓝色的扇形缓冲区，并以红色为ADC。图8（左）显示了具有相同亮点的同一图像，尽管现在我们还突出了黄色的脱钩组件，红色箭头将DVDD供应路径轨迹径向缩小到IOVDD供应。

图8的左侧在IOVDD电源引脚处呼叫一个测试点，而右侧显示了此时电压的示波器捕获（CH1）。该屏幕捕获证明了由于在C65上看到的每个升高和降落的边缘，因此缓冲区产生的大量供应瞬变。

图8。ADS127L01EVM示意图（左）和缓冲测试点的电压测量（右）

如果没有图7中所示的去耦电路，图8的右侧显示的瞬态将对DVDD并影响ADC的性能，类似于图5中的结果。但是，正确的解耦可确保包含这些故障。到时钟风扇缓冲区的输出。图9中的右图显示了该遏制，显示了图9左侧在测试点（C73）处示波镜捕获的示波器捕获。请注意，图8中所示的瞬变从图9中的示波器捕获中有效地取出。，导致几乎没有动力供应噪声到达ADC。

图9。ADC测试点（右）ADS127L01EVM原理图（左）和电压测量值

路由是您应该考虑的另一种布局技术，以保持低功率供应噪声。您应始终通过电容器的垫子将功率轨迹从源伸入电源轨迹，然后尽可能地将功率轨迹路由到设备引脚。另外，使轨迹更厚，以供应较高的电流。而且不要忘记，地面也是供应。地面是信号和耗材的当前返回路径。使用大的地面倒入或带有额外vias的平面可降低返回路径电感，并允许返回电流轻松回到源。图10演示了其中一些概念。

图10。路由技术在内，包括厚轨迹和通过电容器垫的路由

频率计划

您可以用来减轻功率供应噪声的另一种技术采用频率计划，无论是开关调节器还是ADC。如第11部分所述，并在图1中重申，ADC可以在每个供应上表现出不同的PSRR特征。此外，所有ADC供应都将在数字过滤器停止频段内的频率下看到PSRR的大幅提升（见图1）。在Delta-Sigma ADC中，数字过滤器响应在调制器频率（FMOD）的倍数处重复。因此，如果此噪声恰好落在调制器频率或其任何倍数附近，则切换噪声仍可能使ADC Passband脱落。

如果可能的话，选择一个掉入过滤器的零件之一（通常在输出数据速率的倍数上）的开关频率，以防止这些信号使其置换并改善系统的PSR。图11说明了常见ADC滤波器类型的停止条件：宽带有限脉冲响应过滤器（图11的左侧）和SINC滤波器（图11的右侧）。由于ADC数据速率通常由系统要求固定，因此红色箭头突出显示的区域是根据数字滤波器响应切换频率的推荐频带。如果您的数据速率灵活但开关频率已固定，请考虑选择ADC的输出数据速率，以便在此频率下创建零。

图11。推荐的开关频带使用平面带（左）和SINC（右）过滤器

添加一个LDO

正如我们在本文第一部分中讨论的那样，您可以通过添加LDO来抑制不需要的噪声来进一步改善系统的PSRR。如果您打算在系统中使用开关电源，则还应考虑在系统中最有效的特定切换频率。该技术可用于所有高分辨率ADC应用程序，尽管对于更大的带宽应用程序最重要的是，噪声更有可能将其逐渐成输出。在这些情况下，选择一个对您计划使用的开关频率的LDO，它具有最大的供应拒绝。或者相反，考虑一个适合LDO PSRR曲线最高部分的开关频率。

图12显示了Ti的PSRR与频率图TPS7A49我愿意。请注意，随着开关频率的增加，该LDO的PSRR降低。

图12。tps7a49 ldo的psrr vs频率图_出去= 2.2µF

如何预防和调试供电问题

在审查ADC的功率供应设计时，您可以首先验证几个参数，以排除任何潜在问题并确保第一频繁的成功。首先查看关键功率供应规格，例如输出电流限制和组件的输入/输出电压范围。确保说明所有共享供应的活性组件的总消费量，并预算额外的净空。

另外，请检查电源输出的最大电容载荷，因为该电源上的所有散装和本地解耦电容器都有效地并联，并且可以迅速加起来。电容过多可能会产生缓慢的启动时间。

最后，检查LDO是否至少具有输入和输出之间的最小辍学电压，并考虑添加任何其他推荐的降噪（CNR）或进液（CFF）电容器，以进行其他过滤，如图13所示。

图13。在LDO上过滤电容器

确认电源配置正确后，您可以通过增加ADC解耦电容器的大小来提高整体噪声性能，以提供额外的过滤。这不仅对主供应引脚有用，而且对带给外部脱钩的专用引脚的任何内部电压节点也有帮助。ADC制造商通常也可以为这些产品推荐电容值。请记住，将最接近设备销的较小电容器与较大的电容器并联，以获得最佳性能。

最后，如果您认为供应条件组件本身正在向ADC频谱中引入一个或多个音调，请尝试一次使用外部台式供应代替每个ADC供应。如果这没有揭示问题，您也可以尝试更换板的主电源源，以确定噪声的来源。

因此，我们总结了TI的“解决信号”文章系列。我们希望您喜欢在模拟信号链设计中扩展对噪声的理解。如果您对将来的主题有建议，或者希望我们在任何现有领域扩展，请告诉我们。

行业文章是一种内容的一种形式，可让行业合作伙伴与所有有关电路读者的新闻，消息和技术分享有用的新闻，并不适合编辑内容。所有行业文章都遵守严格的编辑准则，目的是为读者提供有用的新闻，技术专长或故事。行业文章中表达的观点和观点是合作伙伴的观点和观点，而不一定是巡回演出或其作家的观点和观点。